Eliminate redundant parameters for narrowing integer right shift instructions

riscv/decode.h

@@ -1151,8 +1151,8 @@ VI_LOOP_END
   } \
   VI_LOOP_END
 
-#define VI_VI_LOOP_NSHIFT(BODY, is_vs1) \
+#define VI_VI_LOOP_NSHIFT(BODY) \
-  VI_CHECK_SDS(is_vs1); \
+  VI_CHECK_SDS(false); \
   VI_LOOP_NSHIFT_BASE \
   if (sew == e8){ \
     VI_NSHIFT_PARAMS(e8, e16) \
@@ -1166,8 +1166,8 @@ VI_LOOP_END
   } \
   VI_LOOP_END
 
-#define VI_VX_LOOP_NSHIFT(BODY, is_vs1) \
+#define VI_VX_LOOP_NSHIFT(BODY) \
-  VI_CHECK_SDS(is_vs1); \
+  VI_CHECK_SDS(false); \
   VI_LOOP_NSHIFT_BASE \
   if (sew == e8){ \
     VX_NSHIFT_PARAMS(e8, e16) \
@@ -1181,8 +1181,8 @@ VI_LOOP_END
   } \
   VI_LOOP_END
 
-#define VI_VV_LOOP_NSHIFT(BODY, is_vs1) \
+#define VI_VV_LOOP_NSHIFT(BODY) \
-  VI_CHECK_SDS(is_vs1); \
+  VI_CHECK_SDS(true); \
   VI_LOOP_NSHIFT_BASE \
   if (sew == e8){ \
     VV_NSHIFT_PARAMS(e8, e16) \

riscv/insns/vnsra_wi.h

@@ -2,4 +2,4 @@
 VI_VI_LOOP_NSHIFT
 ({
   vd = vs2 >> (zimm5 & (sew * 2 - 1) & 0x1f);
-}, false)
+})

riscv/insns/vnsra_wv.h

@@ -2,4 +2,4 @@
 VI_VV_LOOP_NSHIFT
 ({
   vd = vs2 >> (vs1 & (sew * 2 - 1));
-}, true)
+})

riscv/insns/vnsra_wx.h

@@ -2,4 +2,4 @@
 VI_VX_LOOP_NSHIFT
 ({
   vd = vs2 >> (rs1 & (sew * 2 - 1));
-}, false)
+})

riscv/insns/vnsrl_wi.h

@@ -2,4 +2,4 @@
 VI_VI_LOOP_NSHIFT
 ({
   vd = vs2_u >> (zimm5 & (sew * 2 - 1));
-}, false)
+})

riscv/insns/vnsrl_wv.h

@@ -2,4 +2,4 @@
 VI_VV_LOOP_NSHIFT
 ({
   vd = vs2_u >> (vs1 & (sew * 2 - 1));
-}, true)
+})

riscv/insns/vnsrl_wx.h

@@ -2,4 +2,4 @@
 VI_VX_LOOP_NSHIFT
 ({
   vd = vs2_u >> (rs1 & (sew * 2 - 1));
-}, false)
+})